METHOD OF ERASING MEMORY, METHOD OF PROGRAMMING MEMOR AND METHOD OF ERASING AND PROGRAMMING MEMORY

Publication number: JP2010596

Publication date: 1990-01-16

Inventor: JIERII EI KURAIFUERUSU: ARAN BEEKAA: JIYOOJI HEKUSUTORA; BUAAJIRU NAIRUSU KINETSUTO;

SUTEIIBUN UERUZU: MAAKU UINSUTON

Applicant:

INTEL CORP Classification:

- international: G11C16/10; G11C16/16; G11C16/34; G11C16/06; (IPC1-7): G11C16/06; G11C17/00

- european: G11C16/10; G11C16/16; G11C16/34V

Application number: JP19890036394 19890217 Priority number(s): US19880157361 19880217 Also published as:


X US 5053990 (A1) G B2215155 (A) F R2627315 (A1) F R2627089 (A1)

DE 3900798 (A1)

Report a data error here

Abstract of JP2010596

PURPOSE: To program a flash memory device via a data port and to enable an erasing command port architecture by incorporating a circuit means into the same semiconductor chip as a memory executing erasing, programming and erasing/programing test in a circuit. CONSTITUTION: A program command is inputted into a condition resistor 35 and command resistor 37 in a first cycle of writing enable signals WE. An address latch 13 and data latch 22 are loaded in a second WE cycle. The first transition end of the second WE cycle is started to program by generating control signals to a program voltage generator 25 with a condition decoder 36. Next, a high voltage VPP is applied to a gate and drain of an addressed cell of a memory array 11 with the program voltage generator 25. Programming is finished by writing a program test command into the condition resistor 35 and the command resistor 37 in a third WE cycle, and an internal limit voltage is set in order to test a newly programed bit.



Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

00 特許出順公開

母公開特許公報(A) 平2-10596

Sint. Cl. 5
G 11 C 16/06

験別記号 庁内整理番号

母公開 平成2年(1990)1月16日

7341-5B G 11 C 17/00 3 0 9 C

審査請求 未請求 請求項の数 4 (全16頁)

❸発明の名称 メモリの消去法、メモリのプログラミング法およびメモリの消去・ プログラミング法

郊特 顧 平1-36394

20出 順 平1 (1989) 2月17日

優先権主張 @1988年2月17日@米国(US)@157,361

②発明者 ジェリイ・エイ・クラ アメリカ合衆国 95621 カリフォルニア州・シトラス・

イフェルス ハイツ・アムステルダム アヴェニュ・7304 の発 明 者 アラン・ベーカー アメリカ合変国 95628 カリフォルニア州・フェア ナ

②発 明 者 アラン・ベーカー アメリカ合衆国 95628 カリフォルニア州・フェア オ ークス・ミネリタ アヴェニュ・4619

®出 願 人 インテル・コーポレー アメリカ合衆国 95051 カリフオルニア州・サンタクラ ション ラ・パウワース アヴェニュウ・3065

7・ハッッース アッエニュッ・3065 69代 理 人 弁理十 山川 政樹 外2名

最終頁に続く

明福音の浄む(内容に変更なし) 明 編 章

1. 発明の名称

メモリの消去法,メモリのブログラミング法およ びメモリの消去・ブログラミング法

2. 等許技术のだろ

- (i) シリコン高板上に形成され、それぞれが1つ のフローテインタゲートを有する複数個のメモリ セルであつて、プログラム命令及び病去命令は、 期配メモリセルに対し適切を制製信号を発生する 命令 レジスタにデータとして入力される電気的に 所去可能プログラム可能競取り専用配位装置にか いて、
- (a) 第1の書込みサイクルの間に消去設定指令 た前記命令レジスタに書込む過程と;
- (b) 第2の書込みサイクルの間に将去指令を前 配命令レジスタに書込む過程と;
- (c) 消去サイクルの間に前記メモリセルを消去 する過程と:
- (d) 第3の書込みサイクルの間に消去検査指令 を前配命令レジスタに書込み、前配消去可能プロ

グラム可能競取り専用記憶設置の1つの記憶場所 をアクセスするために指定アドレスを提供する過 無と;

- (4) 角配配性場所が所去されているか否かを制 定するために配達機能の前配配性場所の内容を設 取り、その限所制配データが用去されていなけれ ば、前配用去サイタルの持続時間を増分し、前配 配性場所が併去されるまで通復(から(4)を施工す 過程と)
- (f) 全てのアドレス配管場所が消去され且つ検 変確配されるまで過剰(4)及び(4)を輸送す過剰と; から成る前配電気的に消去可能プログラム可能関 取り専用配管装置を消去する方法。
- (2) シリコン高板上に形成され、それぞれが1つ のフローナインタゲートを有する複数値のメモリ セルでもつて、プログラム命令及び用去命令は、 規配メモリセルに対し適切な制御信号を発生する 命令レジスタにデータとして入力される電気的に 所式が開発プログラム可能設取り専用配性装置にお いて、

13 四平2-10596(2)

- (1a) 第1の書込みサイタルの間にプログラミング設定指令を前配命令レジスタに書込む過程と
- (1b) データが 46 に等しい第2 の書込みサイ クルの間にアドレス及びデータを前配情去可能プログラム可能観取り専用配信装置にラッチする過 国と:
- (1c) プログラミングサイクルの間に前記荷去 可能プログラム可能説取り専用記憶装置をプログラムする連想と;
- (14) 第3の書込みサイクルの間にプログラム フ 検査指令を前配命令レジスタに書込む通告と;
 - (1*) 通復(1*) でデータがブロックルされた 配信場所の内容を検索するために、その配信場所 から内容を検取り、その様に前記配信場所がブロ グラムされていなければ、前配配信場所がブログ ノムされるまで通復(1*)から(1*)を納返す通復 と:
 - (1f) 全てのアドレス配復場所がプログラムされ且つ検査確認されるまで、新たなアドレスごと に通程(1s)から(1e)を練返す通程と:
 - (1*) 前配配電場所が消去されているか否かを 程定するために配性機能の前配配性場所の内容を 観率り、その際に前配データが消去されていなけ れば、前配所法サイクルの持続時間を増分し、前 配信場所が消去されるさで過程(1*)から(1*) を検索す消費と:
 - (1f) 全てのアドレス配体場所が消去され且つ 検査機関されるまで過程(1d)及び(1e)を検送す 過程と;
 - (2m) 第1の書込みサイクルの間にプログラミング設定指令を前配命令レジスタに書込む通復と;
 - (2b) 第2の書込みサイクルの間に前配荷去可 能プログラム可能説取り専用配像装置にアドレス 及びデータをラッチする過程と;
 - (2c) プログラミングサイクルの間に前配所去 可能プログラム可能策取り専用配像装置をプログ ラムする適名と:
 - (24) 第3の書込みサイクルの間にプログラム 検査指令を前配命令レジスタに書込む過程と;
 - ー (2e) 道客(2c) でデータがプログラムされた

- から成る前記電気的に併去可能プログラム可能競 取り専用記憶装置をプログラムする方法。
- (3) シリコン高板上に形成され、それぞれが1つ のフローナイングゲートを有する複数側のメモリ セルであつて、プログラム命令及び領先会令は、 解配メモリセルに対し進切な制制信号を発生する 命令レジスタにデータとして入力される電気的に 所去可能プログラム可能較取り専用配位値数とにお いて、
- (1a) 第1の書込みサイタルの間に荷去散定指令を前配命令レジスタに書込む過程と;
- (1b) 第2の書込みサイクルの間に消去指令を 前配命令レジスタに書込む過程と; (1e) 消去サイクルの間に前記メモリセルを消

キナる温器と:

- (14) 属3の書込みナイタルの間に消去検査指令を解配命令レジスタに書込み、解配消去可能プログラム可能関係が専用配信検索の1つの配信場所をフクセスするために指定フドレスを提供する過程と;
- 記憶場所の内容を検査するために、その配憶場所 から内容を観取り、その際に検定配配場所がプロ グラムされていなければ、前配配値場所がプロ フムされるまで通常(2s)から(2e)を過离す過程 と:
- (21)全てのアドレス配信場所がプログラムされ且の検査機能されるまで新たなアドレスごとに通常(24)から(24)を絡送す過程と:
 から成る解配所会可能プログラム可能観取り専用配信機能を併去し且のプログラム方方法。
 (4) シリョンを過上に形成され、それぞれが1つのフローテイングゲートを有する複数側のメモリセルであつて、プログラム命令及び所去命令は、裁配メモリセルに対し選切な制料信令を限生する命法の他プログスタにデータとして入力される電気的にいて、
- (la) 第1の書込みサイクルの間に併去設定指令を解記命令レジスタに書込む過售と;
- t (1b) 第2の春込みサイクルの間に荷去指令を

前配命令レジスタに書込む通復と;

- (1c) 消去サイクルの間に前記メモリセルを消去する過程と;
- (14) 第3の書込みサイタルの間での去検業指令を解記命令レジスタに書込み、策配他会可能プログラム可能吸取り専用記憶装置の1つの記憶場所をアクセスするために指定アドレスを提供する通復と:
- (1*) 前記記憶場所が併去されているか著かを 何定するために記憶異数の前記記憶場所の内容を 説取り、その際に前記データが併去されていなけ れば、前記併去すイクルの持続時間を増分し、前 記記憶場が併去されるまで過程(1*)から(1*) を論案す業機と;
- (1f) 全てのアドレス配復場所が併去され且つ 検査確認されるまで過程(14)及び(1e)を練返す 通報と:
- (2m) 第1の書込みサイクルの間に商去設定指令を前記命令レジスタに書込む過程と;
 - (2b) 第2の書込みサイクルの間に消去指令を

能プログラム可能説取り専用記憶装置にアドレス 及びデータをラッチする通程と;

- (3e) プログラミングサイクルの間に前配情去 可能プログラム可能就取り専用配慮装置をプログ ラムする通復と、
- (3d) 第3の書込みサイクルの間にプログラム 検査指令を前記会令レジスタに書込む過程と;
- (3*) 通報(3*) でデータがプログラムされた 記憶場所の内容を検索するために、その配信場所 から内容を検索り、その縁に射記配信場所がプロ グラムされていなければ、新配配信場所がプログ ラムされるまで通報(3*)から(3*)を終退す過程 と:
- (31)全てのアドレス配復場所がプログラムされ且、物金階間されるまで、新たなアドレスごと ド通報 (34)から (34)を締ます通報と; から成る前配電気的に消去可能プログラム可能数 取り年用配信機能を毎前条件付けし、消去し且つ アログラムする方法。

3. 発明の詳細な説明

前記命令レジスタに書込む過程と;

- (2t) 消去サイタルの間に前記メモリセルを消去する過程と;
- (24) 第3の書込みサイタルの間に併去検査指令を納配会令レジスタに書込み、前配併去可能プ ログラム可能説取り専用配信装置の1つの記憶場 所をアクセスするために指定アドレスを提供する 連絡と:
- (2*) 前記記憶場所が消去されているか否かを 相定するために、記憶装置の前記記憶場所の内容 を被取り、その際に前記ポータが消去されていた ければ、前記消去すイクルの呼続時間を増分し、 前記記憶場所が消去されるまで通復(2*)から(2*) を結ます過程と;
- (21) 全てのアドレス配権場所が消去され且つ 検査確認されるまで通程(24)及び(2e)を練選す 通程と:
- (3s) 第1の書込みサイクルの間にブログラミング設定指令を検配会令レジスタを奪込む過程と;
 (3b) 第2の書込みサイクルの間に施配補去町

〔産業上の利用分野〕

本発明は、全国歌化物半導体(MOS)より成り 電気的にプログラム可能消去可能検索り専用記憶 装置(EEPROM)の分野及びフローティンクゲー トを有するブログラム可能被取り専用記憶製置 (EPROM)に関する。

(従来の技術及び発明が解決しょうとする疑問をも一般的に使用されている EPROM セルは絶能体により完全に包囲された電気的フローティングゲートを有し、このフローティングゲートは、ドロイン側域との間に配数される。 初期の EPROM セルでは、米国特許第3,660,819 号に配載されるデバイスのように、復初は電子なだれ近人により絶解体に往入されていた。 役期の EPROM は、米国特許第4,142,926 号 ,第4,114,255 号及び第4,412,310 号に配載されるよりに、フローティングゲートの希電にティネル往入を利用した。このような EPROM の併去は、アレイに常外値を開射することにより行なわれる。

商去可能をPROM(EEPROM)も市屋されてかり、 電荷のフェーテイングゲートへの印加、フェーテ イングゲートからの絵去を、高度上に形成された 常い酸化物領域化電荷を追追させるととによって 行なう病成(米国特許高4.203,158号を参照)も あり、上部電視を介して電荷を絵会する構成(米 国特許高4.099,198号を参照)もある。

とのような EEPROM せんでは、 EFROM せんだ ど高板の面積が縮小されない。 セルをより高音度 にすることによりメモリアレイのタイズを縮小するための様々な方法が表現されている。 その方法 の1つは米国等許篤 4,432,075 号に配載されている。 また、米国等許篤 4,266,233 号には、EEPROM をアレイとして配列し、メモリアレイにかいて美 行ってき様々な機能を選択することが配載されている。

EPROM は、消去とプログラミングの2つの目的のために、プリント回路板から取除かれることが最も多い。セルのプログラミングには特別のプログラミング総像が使用される。この装置は、さ

同時に電気的に南去される。 セル自体はセルビと に単一のデバイスのみを使用する。 Oのようなセ ルは前配の同時係裏出頭、出頭番号の92.446 ド配 壁されている。 Cれた関連する別の最近は、IEEE Journal of Solid - State Circuits, Vol. SC-22,No.4(1987年4月) ド海酸されたマスナ カ他による論文「A 256-Kbit Flash E^{*}PROM Using Triple-Pelysilicon Technology」に よ見られる。 本現別はCれらのセルの使用を目指 するのである。

電気的に病去するフラッシュメモリデバイスは 別の問題、特に過程所去の問題を生じさせる。会 りに多くの電荷が除去されてしまりので、デバイ スは「空芝に似た」状態となる。所去後、フロー ナイングゲートは病去されたが、さほど正に帯電 されていないことを検査するために、セルの試験 が必要になるでもろう。

フラッシュメモリで回路内所去を利用すると、 別の問題が生じる。すなわち、フランシュメモリ の所去とブログラミングを実行するために、新た らに、セルが選正に前去され且つプログラミング されたことを検索する。プログラミング中、電子 がフローテイングゲートへ多動されるので、セル の運電性が低下する。この EPROM デバイスの動 作も良く加られている。

EEPROM は、油常、メモリからデータを観取るために使用されるのと同じ回路(たとえば、ブリント回路 () に取付けられている間にブログラミングされ、情会されたという点で、EPROM では 反れる。すなわち、特をカプログラミングリカーでは、ブログラミングが適正に実行されたことを検索するために「オンナップ」回路を使用する。米国特許第4,460,982 ラドは、ブログラミングと消去の双方を実行する。またいる。

さらに意近になって、消去可能 EPROM/EEPROM の新種が現われたが、このデバイスは「フラッシュ」 EPROM 又は EEPROM と呼ばれることもある。 とのフラッシュメモリドシいては、アレイ全体が

な信号/指令線を追加する必要がある。通常、追加される線路にはメモリナップ上で対応するだかが が追加される必要があるが、新たに関係、回路能に ソスナム等を設計する場合には問題とはならない。 リスナムがら、既存のSPROM/EXPROM の代わりに フラッシュメモリを使用するときは、ピン同志の 互換性がよりを使用するときな、ピン同志の ジッグの大めの補助制鋼線が必要であるため、併 去及び再ポパインの内部で何らかのアーキテクチャ メモディインない機り、ピン同志の互換性を直 要得ることはできない。

(問題点を解決するための手段)

本務例は、ゲータがートを介してフランシュメ モリデバイスをプログラミングし且の用去する指 キポートアーキクタナヤを提供する。回路内で肩 去、プログラミング及び用去ノブログラム検査を 実行するために、メモリと同一の半導体ナンプに 回路手数が購込まれる。指令ポートコントローラ は、同道すみプロセッチに輸合されるデータ線か ら命令を受入れるように総合される。指令ボート コントローラに客込された命令は、人をりの併去 及びプログラミングを実行するため、並びに併去 動作及びプログラム動作が実行された後に内容を 校主するための制御信号を発生するOK必要を指 令を保証する。

指令ボートは指令ボートコントローラと、プログラミングデータを受入れるためにデータパスに 総合されるデータレジスタと、プログラミング中 及び快速中にブドレス情報を受入れるためにブド レスパスに総合されるブドレスレジスタとから解 成される。指令ボートコントローラは、マイクロ ブロセッチから指令命令を受取るためにデータパ スに総合される指令レジスタ及び状態レジスタと、 分更なタイミングを発生するクロンク発生器をと、 行令レジスタ及び状態レジスタに入力された命 を信令する状態デコーダとから解慮される。

さらに、指令ポートコントローラは、メモリの 構去及びプログラミングを実行するための請去ア ルゴリズム及びプログラミングアルゴリズムを装 供する。例金アルゴリズムはフラッシュメモリセルを併金するために必要を電圧を供給し、次に、メモリが併去されたことを検査機能する。併金サイタルは重視され、併金が完了するまで場分されてゆく所定のパルス編を有する併金パルスごとに構選される。しかしながら、最大パルスカウントに達しても、メモリの完全を併金が行むわれていない場合には関ラが検出される。

同様化して、メモリのブログラミング中、アルゴリズムはメモリの名配復場所のプログラミングラミング 教行し、プログラミング学なけるの間を検索器 理する。プログラミングサイクルは策略され、プログラミングが水ごするまで所定のパルス編を有するプログラミングがルスごとに論重される。しかしながら、所定の最大パルスカットの後もプログラミングを死了することができなければ、プログラミングを残了するととができなければ、プログラミングで乗づけることができなければ、プログラミングで乗づける。

(突施例)

以下、銀付の図面を参照して本発明を詳細に説明する。

プログラムのマイクロブロセッサ制御・所去・ プログラム検査、消去検査確認及び健康りのモー ドをフラッシュメモリを使用して実行する指令ポ - トアーキテクチャ化ついて説明する。以下の説 明においては、本発明を完全に理解するために、 特定の同味構成、構成要素等の特定の詳細な事項 が数多く記載されるが、それらの特定の詳細を含 まずに本発明を実施して良いことは当業者には自 明であろう。その他の点については、本発明を不 必要に不明瞭にしないため、周知のプロセス。ア キナクチャ及び開路を詳細には世明しなかつた。 本発明の好せしい実施例は、フラッシニ EPROM とも呼ばれる特定の二張単一トランジスタ形の電 気的に預去可能プログラム可能フラッシュメモリ と関連して使用される。これは、マイクロプロセ ッナ制御の下で再プログラミング能力を得るため に最適化された高密度不爆発性フラッシュメモリ である。との特定のフラッシュ EPROM は、一辺 192mil の正方形ダイ上に製造される 6 #m×6 #m

のセルを有する 32,768 × 8 ピットを提供する最

新形の15mmの相端形金属酸化物半率体(CMOS) 技術を利用している。以下では特定の256 Kビットフラッシュ EPBOM ドロいて酸明するが、その他のメモリサイズ及び別のメモリ技術を本発明に 油用できることを丁用すべきである。

本類の不揮発性フランシュ PROM はEPROM 技費にあづくものである。メモリモルは EPROM と問等のプログラミングメカニズムを使用するが、 電気的に係去することができる。フランシュメモリングボリシリコンゲートセルの下方にトンネル効 果用の高気の酸から、単一トセルの下方にトンネル効 果用の高スラッシュセルは 所去時とプログラは麻 となる。フラッシュルセは 所去時とプログラは麻 に12 ボルトの電力供給を必要とする。 例去メカニズムは、ヘ電子・タッチンとが、ファーナイングサートからセルのソース要分に、へ電子・シェチンとが、パース・ファクリングは、熱がでサートに任人する。 環境的工 EPROM 方式によって乗行される。本稿明で使用される。

特爾平2-10596(6)

ラッシュ BPROM セルは本願の「従来の技術」の 項で引用した先行技術の参考文献の中に記載され ている。

特殊な国路を使用しなければ、フラッシュDPROMと使来のメモリデバイスとの間にピンの直接の互 強性を成立させることは不可能である。フラッシュノモリと使来のIPROM デバイスとの間のピン の互換性を維持するために、本現何は、国路内所 去及び国路内プログラミングを可能にする特殊な 用布ポートアーキナタナヤを提供する。不見明の ロブロセッチ制幹、併去、プログラムのイク ロブロセッチ制幹、併去、プログラムの大側を 超離及び設準りのモードを実行させることができ ると共に、従来の EPROM/EEPROM とのビンの互 残性を維持する。この特殊なアーキナクチャは、 フラッシュノモリが組みまれている半導体ナンブ に含まれる回路の中で実現される。

第1回に関して説明する。第1回には、本発明 のフラッシュ EPROM 半導体デバイス10 が示さ れている。アドレスパス12 はアドレスピント

も、データバス20のピット数は四路構成に応じ て任意に選択される。データパス20は入出力 (I/O) パッファ21 に結合され、メモリアレイ 11に入力されるべきデータはパス 234 からデー メラッナ22を介して結合される。逆に、メモリ アレイ11からデータパス20へ出力されるべき データはパス 23b からセンス間略 101 を介して I/O パッファ21に結合された後、データパス 2.0 に出力される。入力データはパス 23 m を介し て指令ポートコントローラ30にも納合される。 指令ポートコントローラ30は外部信号WE 及び CE をさらに受取り、アドレスラッチ13と、デ ーメラッチ22と、消去電圧発生器24と、プロ グラムは圧発生器25と、消去/ブログラム検査 発生器28とに制御信号を供給する。外部信号 CE 及び OE はチップ/出力イネーブル論取回路 27に結合される。とれらのデータ信号、アドレ ス信号及び制御信号は、半導体メモリと組合せて 通常使用されるようなマイクロプロセッサから発 生される。

A0~A14 をアドレスランナ13に総合する。ア ドレスパス12に1つのアドレスを供給するため に15のピットが使用されるが、アドレスピット の実験の数は任意である。アドレスラッチ13は エデコーダ1 4 及びYデコーダ1 5 に離合される。 エデコーダ14はメモリアレイ11に結合され、 アデコーダ15はアゲーテイング四郎18に前合 される。好ましい実施例のメモリアレイ11は 256 Kピットのセルアレイ構造であり、Xデコー #14はメモリアレイ11**のX-Y**マトリクスの ま(行)アドレッシングをアクセスするために復 号を実行し、Tデコーダ15はエーTマトリクス のY(別)アドレッシングのために復号を実行す る。メモリアレイ11の構成及びエデコーダ14 と、Tデコーダ15と、列ゲーテイング国路16 とを使用するととによるそのようなアレイのアク セスは従来の EPROM 技術においては良く知られ ている。

データは 8 ビット双方向データバス 2 0 化より EPROM デバイス 1 0 に結合されるが、との場合

供給電圧VCC及びその戻り電圧VSS は ZPROM デパイス 1 0 に結合され、また、指令ボートコン トロー 2 3 のが設準り、所去又はブログラムの後 蛇と選択するためにイネーブルされたか否かを決 定力る電圧電を有するプログラミング電圧VPP も デパイス 1 0 に結合される。VPP は指令ボートコ ントロー 2 3 0 と、所去電圧発生器 2 4 と、ブログラム 電圧発生器 2 5 と、所去 プアロクラム 伊 要 財生器 2 6 とに結合される。 これらの電圧の発生 は本類別の実践とは無関係である。

チップ/出力4ネーブル輪廻器度27は1/0パッフ721に結合される。との回路27は1/0パッフ721に対象を含れる。との回路27は1/0パッフ721に対象を含まれる。このである主要では、メキリアレイ11に結合される。ブログラム複差機度(複謀)が過ぎれた場合にスキリアレイ11に接合される。ブログラム検差機度(複謀)が過ぎれた場合にスキリアレイ11に快速電圧失論するために併去プログランラ機能と語28のプロブラント検差に記さ

合されたときに、メモリアレイ11にプログラム 電圧を供給するようにスプコーダ14及びデコー ぎ15に納合される。

メモリアレイ11の商去とプログラミングを関 略内で実行するために、好ましい実施例のEPROM デバイス10は、デバイス10に勤合されたプロ センサからデータバス20を介してそのようた投 令を受取るように構成される。 EPROM デバイス 1 0を選択すべき場合は常にテップイネーブル信 号でE はローになり、デバイス10はデータバス 20を介してモード命令を受取るように準備され る。命令は 1/0 パッファ21を介して指令ポート コントローラ30に達する。指令ポートコントロ - ラる目は、プログラム・プログラム検査・消去 **州去検査(職部)、読取り及びシグナチュア読取** り(メモリアレイ11を適切な外部機器プロトコ ルに豊合させるための特殊な銃取り機能)の6つ の命令を含む 2 数 種類(n はデータピット数であ る)の命令の1つをデータパス2日から受取る。 どの命令器が受取られるかに応じて、指令ポート

コントロータ30は適切な対応動作を実行させる ための製葬信号を発生する。特定の命令が指令ポートコントロータ30ド入力された後、常込み ループル信号でで、ナップイネーブル信号できな び出力イネーブル信号では、EPROM デバイス 10の様々なユニットを適正に動作させるために、 招令ポートコントロータ30及びテップ/出力イ ネーブル論理国路27からの様々な信号の発生を 報報する。

好えしい実施例にかいては、指令ポートコントローラ30 は、VPP が国際12 ポルトの選切を電圧値にあると3 に動作される。これに対し、指令ペートコントローラ30 を無動作状態とすることが選まれる場合では、VPP の値が12 ポルトから約5 ポルトに変化することによって指令ポートコントローラ30 の動作は停止する。 VPP が5 ポルトに変化するたびに、指令ポートコントローラ30 は非動作状態となるので、指令ポートコントロー会化が報告される。 VPP ボ5 ポルトにカカ・ガータイス 10 アアルトスカー オータイス 10 アアルトスカー カー オータイス 10 アアルトスカー カーカー オータース 10 アアルトスカー カースカー アイス 20 アアルトスカー カーカース 10 アアルトスカー カースカース 10 アアルトスカー カースカー

ートコントロータ30が麻酔作状態になつたとき。 EPROM デバイス10は常に戦略シモードのみで体 物能する。この指令ボートコントロータ30の電圧 が存在しない従来のEPROM (又は戦略り動作の 大に利用されている EEPROM)に直接代わるもの として使用する場合には、好ましい実施例のデバイス10のチップに設けられた。このような砂米、 EPROM では、VPPは遠常5がベトであるので、 EPROM では、VPPは遠常5がベトであるのだ。 EPROM では、VPPは遠常5がベイス10は戦略 ウモードでの入動作することになる。このコントローク共という不同の事態を完全に切けまる。

無2関に関して説明する。馬2関は、好ましい 実施例の指令が・トコントローリ30 を観略的だ ボナブロック部別でもる。チンプイネーブル信号 ででは制制機関31と、アドレスタロック発生器 32とに関合される。参込みイネーブル信号WE 32とに関合される。参込みイネーブル信号WE は制御論理31に入力として納合される。制御論 現31は、チップイネーブル 信号 CE ALEPROM デバイス10を動作させた場合化のみ、書込みイ ネーブル信号WE モアドレスクロック発生器32. **状報クロツク発生等33及び指令/デーメクロツ** ク発生器34円結合させる。状態クロック発生器 3 3 の出力と、データパス 23s のデータとは状態 レジスタ35K結合され、状態レジスタ35の出 力は状態デコーダ38と、指令クロック発生器 34a とに前合される。担合クロック基本器 34a の 出力は指令レジスタ37に結合される。指令レジ スタ37はデータバス 23m からのデータも受取り、 担令レジスタ37の出力は状態デコーダ38に納 合される。アドレスクロック発生器32の出力は 第1回のアドレスラッチ13にストローブを供給 し、データクロック発生器 34b は第1回のデータ ラッチ22代ストローブを提供する。 状態デコー ぎる目の出力は制御アドレスクロック発生器32 と、状態レジスメ35とに戻される。状態デコー **彡38の別の出口は、第1回に示される荷去電圧**

機生器24、プログラム電圧発生器25及び消去 /プログラム検査発生器25に供給される。状態 レジスタ35は指令クロツク製牛器 34a に帰還信 号を供給するが、指令レジスタ37はそのようた 帰遺機能を有していない。

機能は、信号Wit 及び CE により制御される者 込みサイクルにかいて、データパス 23a を介して 選択される。アドレスラッチ13の内容はWE の 立下がり端で更新される。信号WE の立上がり端 は命令を状態レジスタ35と、指令レジスタ37 又はデータラッチ22のい事れか一方とにロード させる。状態デコーダ36は新たな内部モードを 復号して、対応する制御信号を供給するととによ り適切な動作を開始させる。状態デコーダ36か ら消去電圧発生器24,プログラム電圧発生器25 及び併去/ブログラム検査発生器26のそれぞれ **に至る制御信号線の信号は、第1回に示すように、** これらの発生器に VPP 世圧をスデコーダ1 4 及び Yデコーダ15又はメモリアレイ11に供給させ る。 VPP から取出された検査電圧は、プログラム

る。状態デコーダ36は前去電圧発生器24に対

する指令を開始し、そとで、消去管圧発生器2.4 はメモリアレイ11の全てのアレイセルのソース に12ポルト(VPP) を筆続する高電圧スイッチ をトリガナると共化、全ての要請を要集する。フ **アクラー・ノルトペイムトンネリングによつて、** メモリアレイ11の金てのセルは同時に消去され る。 書込みサイクル 4 2 化かいて状態レジスタ35 及び指令レジスタ37に消去検査コードが書込ま れると、消去は終了し、検査すべきパイトのアド レスがラッチされ、内部所去限界電圧がセットア ップされる。ととで、マイクロブロセッサは、時 点43で信号 OE がローになつたとき、標準観取 りタイミングを使用したアクセスされたアドレス からメモリの出力をアクセスすることができる。 その後、全てのアドレスについて検査予順が繰退 される.

プログラミングは誰5関ビ示す方式により実行 スカス、本込みイネーブル信号WE の募1のサイ クルASにかいて状態レジスタ35及び指令レジ 檢査及び前去検査(確認)の間に、プログラムと 推夫の職界を保御するために、メデコーダを介し て顕微に印加される。

次に、 EPROM デパイス10と関連する様々な 借券のメイミングシーケンスを示す第3間、第4 因及び第5回を参照して説明する。第3回は読取 り機能を示し、との場合、出力イネーブル信号 OE がチップ/出力イネーブル論理関略 2 7 を動 作させたとまにメモリアレイ11がアドレスされ、 メモリアレイ11からデータが観取られる。論理 国路27は、その後、『/0 パッファ21の出力 機能を動作させる。

第4回は、前去動作のタイミングサイクルを示 す。 併去は、第1の書込みサイクル48における 指令レジスタ37及び状態レジスタ35への併去 コードの書込みと、第2の書込みサイクル41だ おける状態レジスタ35への荷去確認コードの書 込みとから成る2回書込みシーケンスにより実行 される。 演去確認コードは、信号WE の第2の書 ススサイクル41の立上がり端で消去を開始させ

スタ37にプログラム指令が入力される。第2の WE サイクル48はアドレスラッチ13及びデー メラッチ22をロードする。 第2のWE サイクル 4 6 の立上がり嬉は、状態デコーダ 3 6 化プログ ラム電圧発生器 2.5 化対し制御信号を発生させる ことにより、プログラミングを開始する。次に、 プログラム電圧発生器25はメモリアレイ11の **アドレスされたセルのゲート及びドレインに高世** 圧 VPP を印加する。 集3のWE サイクル47で状 雄レジスタ35及び指令レジスタ37にプログラ ▲検査指令を書込むことにより、プログラミング **は終了し、新たにプログラムされたパイトを抽を** するために内部膜界電圧が設定される。この場合 も、ŌE が時点48でローになつたとき、アドレ スされたパイトを標準マイクロブロセッサ読取り タイミングを使用してアクセスすることができる。 次に、第6回に関して説明する。第6回は、指 令ポートコントローラ30により利用される商去 アルゴリズムを示すフローチャートである。 初期 設定設階の間、VPPが印加され、全てのパイトは

持備平2-10596(9)

特定の値、この場合は 00 R ドプログラムされ (事前条件付け)、カウンタは所定の初期数定値 ドプリセフトされる。次に、例会セットアップ指 令が参込され、続いて、例会指令が参込される (第4回のタイミング面を参照)。例会が実行される時間切れ期間中、例会被変指令が参込され、 続いて別の所定の時間切れ期間(この場合 6 Asset) が始まる。

次に、メモリからデータが観取られ、データが 指金されたか否かを何定するためにデータの快変 が実行される。データが消金されていなければだ データを消金さっためのベルス個が所定の観だに 増分され、TEW カウンタに配置され、最大限界 観に関して快速される(CUNTOW 計算及びTEW 計算技順6間に示されている)。好きしい支援列 にかいては、ベルス個は10秒の展費例表を順に わたり最大限界値に関分される。増分後、そのた でと、サーケンスは着込み、現分後、そのた でと、考込み、例会はを発くとの実施 したしたがら、所定のベルスカウント(この実施 何では64の複が数定されている)の数もデータ が開金されているければ、そのノキョ味する誤りが には 商金を発行できないことを意味する誤りが かるたびに、アナリが数率られ、得金されたこととレン が検査されるまで商金検査シーケンスが譲至しない る。 乗機打ドレスが検査された場合、設果り に対しるために、それらのレジスタを引きなり に対しるために、それらのレジスタを引きない。 最近れ、機士ディタルは終了する。 金されたものとして検査され、得金がよれ、は 温される。また、得金され、得金された集後のパイトから検査の関本で開始することによつても 治効率が適差される。

次に、プログラミングアルゴリズムのフローナ ヤートを示す第7別に関して説明する。プログラ ミングサイタルは、VPP を印加し、パルスカウ ンタを初別設定するととにより開始される。次に、 プログラムセットアップ指令が指令レジスタ及び

状態レジスタに書込まれ、続く第2の書込みサイ クルで、アドレス及びデータをラッナする(第5 園のタイミング園を参照)。 プログラミングが実 行される所定の時間切れ期間の後、ブログラム検 査指令が書込まこる。さらに所定の時間切れ期間 (との実施例では 64#see)の後に、プログラムさ れたデータを検査するためにデータはメモリから 読取られる。書込まれたデータがメモリから読取 られたデータに対応していなければ、ブログラミ ング時間を延長するためにパルスカウントが増分 され、書込みシーケンスと読取りシーケンスが繰 返される。この実施例にかいては、100xsecの パルスを25の最大パルスカウントまで練返する とにより、プログラミング時間は延長される。パ ルスカウントの増分のたびに、所定の値、との場 合は25に達するまで、プログラミング期間の持 統時間は増加され、25に進した時点で誤りが検 出される。観取られたデータが正確であると検査 されると、アドレスは増分され、その他のアドレ スのそれぞれからデータを書込み且つ読取るため

ベンーケンスが増減される。最後のブドレスに連 したときに、既取り動作に対して状態レジスタ及 が指令レジスタをリセットするために、それらの レジスタに命令が普込される。第7間のアルゴリ ズムは、第6間の併去に先立つ事前条件づけのた めに40 をロードする目的でも使用される。

第2 型に示されるブロックを実施するために様々な使来の回路を実現することができるが、第8 型。から第8 回。は、原2 型の様々なブロックを検定の回路を示す。第2 型の様々なブロックと特定の回路を示す。第2 型の様々なブロックとの特定の回路を示す。第2 型の様々なブロックトに対しても。さらに、リセット回路50 及びページレジスメ回路51 は、パワーブップ中午、VPP が5マ でるときなどに指令レジスメ及び状態レンスメをリセットするためのものである。ペーシンシスタ 間 割51 はメモリのページモードアドレッシングを 附着するためのものである。さらに、 新聞論理と あ31 は、基本的にはナップイキーブメー係とを

込みイネーブル信号とを AND するものであるの で、 特定して示されてはいない。 得られた信号は CWE で示される。

好ましい実施例は、アドレスクロツク発生器32 からアドレスラッチに対してストローブを発生す る際の遅延を提供するために一連のインパータを 利用する。好ましい実施例の特定の国路で使用さ れているように、指令レジスタ37は4つの別値 のレジスタ R3、R5、R6 及び R7 から構成される。 レジスタ R5.R6 及び R7 はモード選択のために 利用され、レジスタ R3 は無効の入力を復号し且 つラッチするために使用される。状態レジスタ35 には 2 個のレジスタがある。レジスタ R2 は、消 去を動作させるために帰還制御と共に使用され、 プログラム状態レジスタ B1 はデータラッチ又1. 指令レジスタへのデータ入力洗れを制御するため に使用される。指令クロック発生器 34s 及びデー メクロック発生器 34b は、レジスタ及びデータラ ッチにより必要とされる互いに重なり合わないク ロック位相を発生する機能を有する。これらのク


ロンタは、プログラムデータラッテ、指令レジス タ及び状態レジスタに対する者込みサイタルの間 に入力データのラッチ動作を制御する。


アドレスクロック職牛器は、アドレスラッチに 向かりアドレス情報の流れを制御する役割を有す る。状態レジスタ35及び指令レジスタ37は指 令ポートアーキテクチヤの心臓器を成し、データ 入力パッファからの入力を受取り、チップに調す る動作モードを復号するためにデータを記憶する。 指令命令はレジスタ5 、6 及び1 に対する3つの データピットにより決定され、それらのピット。 ら動作モードを決定するための実理値表は第8回 • に示されている。指令レジスタはその出力増子 からの母童がなく、単一書込みモードをトラック し、多重書込みモードへの導入を選択する。状態 レジスタはその出力端子から入力端子への帰産経 路を有し、多重書込みモードの様々な政階を通過 するとまにチップの順次動作をトラックする。 EPROM デバイス10を原存の EPROM デバイス と互換性をもたす場合には、書込みイネーブル信


サを最上位アドレスピット A14 とマルケアレタスする。 VPP がら ボルトであるとき、A14/研定 といけ 成上位アドレスピット (A14) を関係なが、このピットは場合によってはページモードを選択するために使用さいる。しかしながら、VPP が プログラミング電圧(この実施例では12 ボルト) になると、A14/研定ピンの信号は考込みイネーブル信号として設取られる。 従って、 泰上位アドレスピットを書込みイネーブル信号とマルケブレクステムとにより、マルケブレクング方式は本発明の EPROM デバイス10を受容の EPROM デバイスとピンの互換性をもたすことができる。以上、フラッツやエPROM/EEPROM のブックラック及び消去を発行する指令ポートアーキテタナヤを関明した。


4. 図面の簡単な説明


第1回は、本発明のフラッシュメモリデバイス の戦略プロ・ 線面、第2回は、本発明の指令ポートコントローラの戦略プロック線面、第3回は、 本発明の接取りサイクルに施するタイミングの。 無4関は、本発列の消去サイクルに関するタイミ ング感、第5関は、本発列のプログラミングサイ クルに関するタイミング感、第6関は、本発列の 消去サイクルのフローチャート 図、第7回は、本 発列のプログラミングアルゴリズムに関するフロ ーケャート 図、第84回、第84回、第82回、第50 図及び解82回に示される指令ポート コントロークの概略図である。
























FIG



第1頁の続き

の発明 者 ジョージ・ヘクストラ アメリア合衆国 95051 カリフオルニア州・サンタ ク

ララ・グラナダ ナンバー 362・3500

ヴアージル・ナイル アメリカ合衆国 95630 カリフオルニア州・エル ドラ の発明 者

ド ヒルズ・リッジピュー ドライブ・3553 ス・キネツト の公発 明 者 ステイーゲン・ウエル アメリカ合衆国 95662 カリフオルニア州・オレンジベ

ール・グリーンパック レーン・ナンパー 157・9175

ズ

70条 明 者 マーク・ウインストン アメリカ合衆国 95630 カリフオルニア州・エル ドラ

ド ヒルズ・フィリップ コート・874

手統補正書(示式)

特許庁長官殿

1-6.-8

1. 事件の表示

ux | 年特 許順第36394号

2. 登明の名称 メモリの消去法、メモリのプログラミンか法 およびメモリの消去・プログラミング法

3、補正をする者

事件との関係 . 許 出額人

名称 (氏名) イン テル・コーホ・レーション

4. 代理人 〒100 MM 東京都千代田区太田町2丁日4巻2サ 市 和 彦 水 ビ ル 8 海 山田国際特許本番所門

TE 26 (580) 0 9 6 1 (ft.ft.) FAX (591) 5 7 5 4 氏 (6462) #理士山川政 (1975)

9 単正 の目付 ## 1 年 5 月 3 0 B

埼正により増加する発明の数 6 補正の対象

明 概 書

7 単正の内容 引着さの作さ(内容に変更なし)

